《电子技术应用》
您所在的位置:首页 > 模拟设计 > 设计应用 > DC-60 GHz硅基垂直互联结构仿真设计
DC-60 GHz硅基垂直互联结构仿真设计
2022年电子技术应用第1期
游月娟,刘德喜,刘亚威,史 磊
北京遥测技术研究所,北京100094
摘要: 设计了一种基于多层硅转接板堆叠的垂直互联结构,对DC-60 GHz频段内不考虑和考虑硅表面SiO2层的两种层间结构的垂直互联仿真结果进行对比,证明了硅表面SiO2层存在会对谐振频率及阻抗等射频性能产生影响;对后者垂直互联结构进行参数优化,射频传输性能较好,频率40 GHz以下时回波损耗S11小于-30 dB,60 GHz以下整体S11小于-15 dB,插入损耗S12在50 GHz以下大于-0.32 dB;研究了硅表面SiO2绝缘层厚度变化对射频信号传输性能的影响,结果表明适当增加其厚度有助于垂直互联结构性能优化。
中图分类号: TN710
文献标识码: A
DOI:10.16157/j.issn.0258-7998.211907
中文引用格式: 游月娟,刘德喜,刘亚威,等. DC-60 GHz硅基垂直互联结构仿真设计[J].电子技术应用,2022,48(1):142-145,151.
英文引用格式: You Yuejuan,Liu Dexi,Liu Yawei,et al. Design of DC-60 GHz silicon based vertical interconnection structure[J]. Application of Electronic Technique,2022,48(1):142-145,151.
Design of DC-60 GHz silicon based vertical interconnection structure
You Yuejuan,Liu Dexi,Liu Yawei,Shi Lei
Beijing Institute of Telemetry Technology,Beijing 100094,China
Abstract: A vertical interconnection structure based on a stack of multi-layer silicon interposer boards is designed. The simulation results of the vertical interconnection structure of the two interlayer structure not considering and considering the SiO2 layer on the silicon surface were compared in the DC-60 GHz frequency band. The existence of the SiO2 layer has an impact on the radio frequency performance such as resonant frequency and impedance. The parameters of the latter vertical interconnection structure are optimized, its RF transmission performance is good, and the return loss S11 is less than -30 dB when the frequency is below 40 GHz, the overall S11 is less than -15 dB below 60 GHz, and the insertion loss S12 is greater than -0.32 dB below 50 GHz. This paper simulates and analyzes the influence of the thickness of SiO2 insulation layer on the silicon surface on the transmission performance of the radio frequency signal. The results show that appropriately increasing thickness of SiO2 insulation layer can help optimize the performance of the vertical interconnection structure.
Key words : 3D integration;stack of multi-layer silicon interposer;vertical interconnection structure;transmission performance

0 引言

    随着电子信息技术及先进封装技术的不断发展,系统级封装技术因微型化和高集成化的优势使其在电子行业得到了广泛的发展和应用[1],现代军用及民用电子装备朝着高性能、小型化、低成本和低功耗等方向快速发展。三维集成封装成为实现该目标的必要途径。传统封装方式一般是采用引线键合或倒装焊接等方式将元器件表面贴装或内嵌入陶瓷或PCB板等基板材料,封装后的器件在某些方面呈现出不错的性能,但在热学、电学、工艺复杂度和工艺成本等方面仍存在一定的不足之处[2]。例如,封装结构中温度差导致的层间应力的分布的热失配问题,各层材料间的热膨胀系数不匹配会造成整个系统中存有残余应力和热形变,严重影响封装性能[3]。表1展示了常用基板和芯片材料的热学参数[4-5],对比可知,单晶硅比其他材料具有更优的热学性能,同时半导体材料单晶硅由于制造精度高、成本低、批量化、易于集成等优点已逐渐成为系统级封装技术中最有前景的基板材料之一[1]




本文详细内容请下载:。




作者信息:

游月娟,刘德喜,刘亚威,史  磊

(北京遥测技术研究所,北京100094)




wd.jpg

此内容为AET网站原创,未经授权禁止转载。
久久精品免费影视 <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <文本链> <文本链> <文本链> <文本链> <文本链> <文本链>